DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

9784096

Basic Patent (No, Kind, Date): JP 3074880 A2 910329 < No. of Patents: 001>

SEMICONDUCTOR DEVICE (English)

Patent Assignee: MATSUSHITA ELECTRONICS CORP

Author (Inventor): UEMOTO YASUHIRO; FUJII EIJI; EMOTO FUMIAKI; SENDA KOJI

IPC: *H01L-029/784; H01L-027/12 Derwent WPI Acc No: G 91-137089 JAPIO Reference No: 150241E000010 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3074880 A2 910329 JP 89210949 A 890816 (BASIC)

Priority Data (No,Kind,Date): JP 89210949 A 890816 DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03411980 **Image available**

SEMICONDUCTOR DEVICE

PUB. NO.:

03-074880 [JP 3074880 A]

PUBLISHED:

March 29, 1991 (19910329)

INVENTOR(s): UEMOTO YASUHIRO

FUJII EIJI

EMOTO FUMIAKI

SENDA KOJI

APPLICANT(s): MATSUSHITA ELECTRON CORP [000584] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.:

01-210949 [JP 89210949]

FILED:

August 16, 1989 (19890816)

INTL CLASS:

[5] H01L-029/784; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL:

Section: E, Section No. 1080, Vol. 15, No. 241, Pg. 10, June

21, 1991 (19910621)

ABSTRACT

PURPOSE: To obtain a device with a high withstand voltage characteristic without providing an offset part by providing a plurality of thin-film FETs within an Si layer on an insulation substrate and connecting a source and a drain commonly and mutually.

CONSTITUTION: An SiO(sub 2) 12 and poly Si 21 are laminated on an Si substrate 11. Then, an SiO(sub 2) 13 and a P-doped poly Si 14 are superposed, etching is made using a resist mask, and then a gate oxide film 13 and a gate electrode 14 are formed. Then, a P ion is implanted with the gate as a mask for annealing, thus forming a source 15 and drains 16-1 to 5. A device is formed, where a plurality of thin-film FETs where the source and the drain are connected commonly are connected in series. With this configuration, when a gate voltage VG is constant and a high drain voltage VD (5) is applied to the drain 16-5 of this serial FET, operation proceeds in inversely biased state in sequence from the drain side so that a large drain voltage is not concentrated on only the FET which is closest to the drain 16-5 and is distributed uniformly to each FET at a smaller value below the withstand voltage, thus greatly improving withstand voltage between the source 15 and the drain 16-5.

19 日本国特許庁(IP)

⑩ 特許 出 願 公 開

[®] 公 開 特 許 公 報 (A) 平3-74880

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)3月29日

H 01 L 29/784 27/12

7514-5F

9056-5F H 01 L 29/78

3 1 1 C

審査請求 未請求 請求項の数 2 (全5頁)

図発明の名称 半導体装置

> @特 顧 平1-210949

223出 願 平1(1989)8月16日

@発 明 者 上 本 康 裕 @発 明 者 井 藤 英 治 @発 明 者 江 本 文 昭 ⑫発 明 者 千 \blacksquare 耕 司 他出 顧 人 松下電子工業株式会社 個代 理 人 弁理士 粟野 重孝

大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門真市大字門真1006番地 松下電子工業株式会社内

松下電子工業株式会社内

大阪府門真市大字門真1006番地

外1名

- 1、発明の名称 半導体装置
- 2、特許請求の範囲
 - (1) 絶縁性基板上の半導体層中に複数個のソース 領域および複数個のドレイン領域が形成される ことにより複数個の薄膜トランジスタが複数個 形成され、前記ソース領域およびドレイン領域 がたがいに共通接続されることにより、前記複 数個の薄膜トランジスタが直列に接続されてい ることを特徴とする半導体装置。
- ② 薄膜トランジスタが、ゲートに逆パイアスを 印加した状態においても、ソース・ドレイン間 に電流が流れる特性を有することを特徴とする 請求項1記載の半導体装置。
- 3、発明の詳細な説明

産業上の利用分野

本発明は、半導体装置に関するものである。 従来の技術

近年、絶縁基板上の非晶質や多結晶シリコン、

あるいは再結晶化シリコンを用いた薄膜トランジ スタは、高耐圧素子や高速LSI、平面表示素子 実現のために盛んに研究が進められている。特 に、薄膜トランジスタは、絶縁基板上に形成され るため、通常のパルク結晶上に形成されるICに おいておこなわれるPn接合によるアイソレー ションよりもはるかに大きなドレインー基板間耐 圧を有し、高耐圧デバイスとしての応用に非常に 大きな関心が寄せられている。

以下、図面を参照しながら、上述したような従 来の半導体装置について説明する。

第6図は、従来の半導体装置の一例を示したも のである。61はシリコン基板、62は素子と基 板とを絶縁分離するシリコン酸化膜、63はゲー ト酸化膜、64はゲート、65はオフセット、66 はソース、7はドレインである。

第6図に示すように、従来は、不純物濃度の低 いオフセット65をゲート64、ドレイン67間 に形成することにより、ソース・ドレイン間の横 方向の耐圧を向上させる方法がとられていた。ド

レインに高電圧が印加されると、ゲート下部、ドレイン近傍に高電界が生じるため、アバランシェ降伏が生じ、素子破壊に至るが、オフセット65は不純物濃度が低く、比較的小さなドレイン電圧で容易に空乏化することで、ゲート64,ドレイン67間に集中する電界強度を大きく減少させ、素子のソース・ドレイン間耐圧を大きく向上させることを特徴としていた。

発明が解決しようとする課題

しかしながら上記のような構造の半導体装置では、オフセット65を形成するために、ホホフィエ程およびイオン注入工程をあらたにレグラフィエ程およびイオン注入エ程をあらたにレイカする必要が有り、また、素子のソース・ドレイフセット65の特性に大きく依存するため、オフセット65の長さおよび不純物濃度を正確に制御しなければならないという欠点を有していた。

本発明は上記欠点に鑑み、オフセット部を設けることなく、高耐圧特性を有する半導体装置を提供するものである。

実施例

以下、本発明の一実施例について、図面を参照しながら説明する。

第1図は、本発明の一実施例における半導体装 置の断面図を、第2図は、その製造方法の概略を 示す。第3図には、本発明の半導体装置を構成す るシングルゲート・トランジスタのドレイン電流 (Ip) とゲート電圧 (Va) との関係を示す。さ らに、第4回、第5回には、本発明の半導体装 置の構成各トランジスタのゲート・ソース間電 圧(Vas(N))および、ドレイン・ソース間電圧 (V_{DS(N)})とドレイン電圧(V_{D(5)})の関係を 示す。第1図、第2図において、11はシリコン 基板、12は基板と素子を絶縁分離するためのシ リコン酸化膜、13-1~5はゲート酸化膜、14 -1~5はゲート、15はソース、16-1~5 はドレイン、21はポリシリコン薄膜である。こ こでは、本発明の半導体装置の一例として、5つ のポリシリコン薄膜トランジスタを直列に接続し た構成について説明する。各構成薄膜トランジス

課題を解決するための手段

上記課題を解決するために本発明の半導体装置は、ゲート電圧が負、すなわち逆バイアス状態においても大きな電流が流れることのできる薄膜トランジスタを複数個直列に接続した構成となっている。

作用

また、この構成によれば、新たなホトリソグラフィ工程、イオン注入工程を追加することなく、通常のnMOSプロセスのみで素子を形成でき、プロセス的に非常に簡単なものとなる。

夕は、ソース15に近いものより、1,2,3,4,5と番号を付け、各々のゲート,ドレインを14-N,16-N,(N=1,2……5)とした。また、各ゲートは短絡し、等しい電圧Va を印加する。さらに、構成各輝膜トランジスタのドレイン16-N(N=1,2……5)の電位を $V_{D(N)}$ と呼び、ゲート・ソース間電圧を $V_{GS(N)}$,ドレイン・ソース間電圧を $V_{DS(N)}$ と呼ぶことにする。

次に、第2図に従い、本発明の半導体装置の製造方法について説明する。まず、シリコン基板11を例えば1000℃、4~6時間程度のシリコを倒えば100℃のは、100~00円では、減圧CVD法により厚さ1500~3000点のポリシリコン膜21を形成し、次のドライの2でいターニングする(図2~(b))。 次ポリシリコン表面を例えば1100℃のドライの2・酸化により、膜厚0.12~0.13μm程度のゲート酸化膜13を形成し、ゲート電極となるポリ

シリコン膜14を膜厚3000~4000A程度 形成する。この時、ゲート電極の抵抗を下げるため、例えばリンの熱拡散を行なっておく。そして、ルジストをマスクとして用いて、ポリシナケして、第2図(C)のようにゲートを形成的に、ゲートをマスクとして、 n型所では P + を50keV程度のエネル・ラロスは P + を50keV程度のエネル・ロのえば P + を50keV程度のエネル・ローンで 20~30分アニールすることによりソース15およびドレイン16-1,2,3,4,5か形成され(図2-(d))、第1図の構造が実現される

以上のように構成された半導体装置についてその動作を説明する。簡単のため、ゲート電圧 V α は一定とする。MOSトランジスタを第一図に示すように直列接続した場合、ドレイン電圧 V D (5) を増加させていくと、各構成トランジスタのドレイン端子 V D (N) (N=1, 2, 3, 4)の値は増加する。ところがバルクシリコン上に形成さ

れたMOSトランジスタにおいては、いずれの構成トランジスタもゲート・ソース間電圧Vas(N)が正でなければ、チャネルが消滅し、電流が流れなくなるため、Vas(N)>0という制限が付く。Vas(4)>0であるためには、Vas(4)<Va0 値を越えて増加することができない。このため大きなドレイン電圧Vas(5)が印加された場合、Vas(4)<Va2 となるため、大きなVas(5)0 大部分は、ドレイン最近傍の第5トランジスタのドレイン・ソース間に集中的に印加されることになり、耐圧の向上は望めない。

ところが、第3図に示すようなLog I_D-V_Q 特性を有するポリシリコン薄膜トランジスタを構成トランジスタに用いることにより、ゲート電圧が負、の状態においても、図に示されるような大きな電流が流れ、トランジスタ動作が可能となる。すなわち、 $V_{QS(N)}<0$ の状態を取ることが可能であり、例えば、 $V_{D(4)}$ は $V_{QS(5)}<0$ すなわち、 $V_{D(4)}>V_{QC}$ 、ゲート電圧 V_Q の値を越えて増加することが可能となる。

ドレイン電圧 V D (5)を増加させた時の各構成ト ランジスタのゲート・ソース間電圧V gs(N)を第 4 図に示すが、このように、第3 図に示すような 特性を有するポリシリコン薄膜トランジスタを用 いた場合には、 V D (5) の増加と共に、 V GS (N) は 次第に減少し、ついには Vas(N) < Oへと移って いく。 V gs(N) の正から負へのシフトは、ドレイン 近くの構成トランジスタから順次起こる。この時 の、各構成トランジスタのドレイン・ソース間電 EVDS(N)は、ドレイン電圧VD(5)の増加ととも に第5図に示すような変化をする。すなわち、 V qs (N) > 0 の時には V DS (N) は V D (S) の増加と共 に単調に増加し、 V g S (N) < O の時には、 V D S (N) は V_{D(5)}の増加と共に単調に減少する。 V DS(N) は構成トランジスタの耐圧以下の値のピーク値を 持つことになる。この時の V DS (H)の 減少率が増 加率に比べ小さいことは、第3図に示した構成ポ リシリコン・トランジスタの log lp-Va特性 において、IpのVa依存性が、Va>Oの領域で のものに比べ、Va<0の領域でのものの方が小

さいことから説明できる。 $V_{DS(N)}$ の減少率が増加率に比べ小さい為に、高 $V_{D(5)}$ 印加時において、その大きな $V_{D(5)}$ は各構成トランジスタの耐圧以下の値でほぼ均等に各構成トランジスタに分配されることになり、本発明の半導体装置は、高いソース・ドレイン間耐圧を示すことになる。

発明の効果

以上のように本発明によれば、不純物濃度の低

特開平3-74880(4)

いオフセット部を設けることなく、通常の n M O S プロセスのみを用いた、非常にシンプルな構造で 高耐圧トランジスタを実現することができ、その 実用的効果は大なるものがある。

4、図面の簡単な説明


第1図は本発明の半導体装置の断面図、第2図は本発明の半導体装置の製造プロセスの振略図第3図は本発明の半導体装置の Ip - Va 特性、第4図はドレイン電圧とゲートとの関係を示す図、第5図はドレイン電圧とソース間電圧、ドレイン・ソース間電圧との関係を示す図、第6図は従来のオフセットを用いた高耐圧薄膜トランジスタの断面図である。

1 1 ····· シリコン基板、1 2 ····· シリコン酸化 膜、1 3 ····· ゲート酸化膜、1 4 ····· ゲート、1 5 ······ ソース、1 6 ····· ドレイン。

代理人の氏名 井理士 栗野重孝 ほか1名


リ ・・・・ シ リ コ ン 客 板 12・・・・ シ リ コ ン 酸 化 原 13+-5・・・・ ゲ ー ト 酸 化 原 14+-5・・・・ ゲ ー ト 15・・・・ ソ ー ス 16-1-5・・・・ ド レ イ ン

第1日




21 --- ポリシリコン育績


第 2 図




第 3 図



第 4 図



第 5 図



第 6 図

